由阿卜杜拉國王科技大學（KAUST）的研究團隊在學術期刊 Applied Physics Letters 發(fā)布了一篇名為 High breakdown voltage normally off Ga₂O₃ transistors on silicon substrates using GaN buffer（硅襯底上使用氮化鎵緩沖層的高擊穿電壓常關型 Ga₂O₃ 晶體管）的文章。

1. 背景

新興的超寬禁帶（UWBG）半導體材料（帶隙約 4.9 eV）β-氧化鎵（β-Ga₂O₃）具有極高的臨界擊穿場強（~8 MV/cm^-1）和優(yōu)異的巴利加優(yōu)值，使其在（高壓）功率電子和射頻器件領域展現(xiàn)出巨大潛力。盡管 β-Ga₂O₃ 具有諸多優(yōu)勢，但其固有的低熱導率和難以實現(xiàn)高效 p 型摻雜等問題限制了其廣泛商業(yè)化應用。為了克服這些材料限制并實現(xiàn)大規(guī)模制造，將 Ga₂O₃ 與具有良好特性的異質襯底集成成為一種重要策略，尤其有助于改善熱管理。在異質襯底中，GaN-on-Si 因其可擴展性、成本效益以及 GaN 本身的優(yōu)良熱導率和寬禁帶特性，為 Ga₂O₃ 器件提供了一個有吸引力的平臺，并為未來 Ga₂O₃ 與 GaN 器件的單片集成電路（Power-ICs）奠定了基礎。對于功率開關應用，增強型（E-mode，即常關型）MOSFETs 因其失效安全特性和低待機功耗而至關重要。

2. 主要內容

在硅基氮化鎵（GaN-on-Si）襯底上制造出了閾值電壓（V_TH）為 3 V 的常關型 β 相氧化鎵（β-Ga₂O₃）金屬氧化物場效應晶體管（MOSFET）。該器件在 V_GS = 0 V 時的擊穿電壓高達 ∼540 V，柵極漏電流極低，僅為 ∼10⁻⁷ mA/mm。此外，它還表現(xiàn)出 ∼167 mV/dec 的低亞閾值擺幅（SS）和 ∼10⁶ 的電流導通/關斷比。在硅基氮化鎵襯底上生長和制造β-Ga₂O₃ MOSFET，對未來功率集成電路中的高性能及其與氮化鎵器件的單片集成具有重要意義。

3. 創(chuàng)新點

首次成功演示了在 GaN 緩沖層/硅襯底上制備的增強型 β-Ga₂O₃ MOSFET。

實現(xiàn)了在硅基（通過GaN緩沖層）β-Ga₂O₃ MOSFETs 中創(chuàng)紀錄的高擊穿電壓（約 540 V）。

采用相對簡單的 PLD 生長多晶 β-Ga₂O₃ 溝道，并結合溝道厚度控制等方法，實現(xiàn)了 V_TH 的常關操作，避免了復雜的凹槽柵或 p 型摻雜工藝。

突出展示了在低成本、可規(guī)?；墓杌?GaN 平臺上單片集成 Ga₂O₃ 高壓功率器件與 GaN 基控制電路的潛力，為未來功率集成電路的發(fā)展提供了新思路。

4. 總結

研究團隊利用脈沖激光沉積（PLD）生長技術在硅襯底的 GaN 緩沖層上有效地展示了 E 模式 β-Ga₂O₃ MOSFET。該 MOSFET 的閾值電壓為 3 V，在 V_GS = 0 V 時具有約 540 V 的高擊穿電壓。器件還顯示出 167 mV/dec 的低亞閾值擺幅，在晶體管正向偏置工作時， 低柵極漏電流約為 10⁻⁷ mA/mm。這些結果凸顯了β-Ga₂O₃ MOSFET 在高性能應用方面的巨大潛力，證明了在低成本、市場上可買到的硅基氮化鎵襯底上以經濟、可擴展的 PLD 方式生長 β-Ga₂O₃ 薄膜，是在未來的功率和射頻電子器件中集成氮化鎵基器件的一條大有可為的途徑。

圖 1. 在硅基 GaN 上生長的 β-Ga₂O₃ 薄膜：（a）外延信息示意圖；（b）β-Ga₂O₃/GaN/Si 的 XRD 圖；（c）β-Ga₂O₃ 薄膜沉積前 GaN 表面的原子力顯微鏡圖像（5 × 5 μm²）；（d）通過 PLD 沉積 β-Ga₂O₃ 薄膜后的原子力顯微鏡圖像（5 × 5 μm²）。

圖 2. 制備的 β-Ga₂O₃ TFT 的器件結構：（a）三維示意圖；（b）工藝流程；（c）器件的 SEM 圖像。

DOI：

doi.org/10.1063/5.0263220

本文轉發(fā)自《亞洲氧化鎵聯(lián)盟》訂閱號